我在上篇短文“IC设计服务可以转入AI市场吗?”悲观地指出不会有更加多在AI领域的系统厂商为了客制化的功能以及性能/功耗的市场需求而研发ASIC芯片。除了少数传统IDMASIC厂商之外,专业做到IC设计服务的领导厂商将不会是很好的自由选择伙伴。
毕竟也有不少人会奇怪,那IC设计服务公司否利用AI的技术来老大客户做到设计呢?这是很有前瞻性的好问题,我也不会悲观地指出答案是认同的。我们再行来重点式地总结一下IC设计技术30多年来的的演变。
80年代做到过IC设计的老工程师应当还忘记早期逻辑电路(schematic)及物理布局(layout)都是利用交互式的编辑软件工具,在计算机屏幕上编辑(画)出来的。由于自动化程度不低,也不能设计如电子表IC或电子计算机IC的非常简单芯片。
当时大多数的IDM内部都有CAD团队研发非常简单的计算机辅助设计工具,如建模(Simulation)、延后计算器(DelayCalculator)、自动布局绕线(AutoPlaceandRoute)工具等,提升IC设计自动化及生产力以善加利用因制程演变而大幅提高的晶体管或逻辑闸数量。90年代起EDA产业蓬勃发展,自动化工具也有了突破性的创意。
制备电路(Synthesis)技术代替了手画电路,沦为逻辑电路设计最核心的一环。静态时序分析(StaticTimingAnalysis)用来检查逻辑闸之间的时序正确性。形式检验(FormalVerification)的技术可以保证制备后的电路和原本的设计功能完全一致。
ATPG/DFT等技术提升了电路仿真的原始度及可测性,布局绕线(APR)算法也大大改进,大幅度增大设计周期及芯片面积。另外还有其它工具各有其最重要功能,目的都是期望保证芯片出厂之后所有功能特性都可合乎原本的设计,并且能以低良率大量生产。由于制程随著摩尔定律(Moore’sLaw)持续的演变,单位面积的晶体管数大大的减少,IC的复杂度/集成度以及性能/功耗规格也没多久大大提高,现有的IC设计技术及EDA工具或许很难应付新一代的设计拒绝。
比如说复杂度小于十亿闸数、高速传输多达每秒100Gb、操作者电压相似或高于临界(threshold)电压的设计。新的课题尚待新的技术甚至全新的方法来解决问题。
最近AI技术在其它领域颇多振奋人心的进展,有些EDA公司已投放资金与人力,研究如何利用AI技术开发出有极具智能的设计工具。IC设计服务公司虽仍须要倚赖EDA伙伴的软件工具,但有一个尤其的优势,就是每天处置极大的设计数据,可以根据有所不同IC的应用于(domain),经由深度自学技巧分析概括出有一些聪慧的设计流程(methodology)。
比如说,根据应用于的特性及架构,分析关键路径时序(criticalpathtiming)并自动原作或调整时序容许(timingconstraint),或预测布局绕线时有可能经常出现的塞车(congestion)而弹性腾出充足的空间;或利用预先映射的变异监控管理(VariationManagement)机制,做芯片的自我评鉴(self-binning)及自我补偿/校准(self-calibration)。最后将每次设计的经验数据再行对系统返历史资料库,作为未来设计最佳「配方」的参照。这样一来,IC设计工程师的工作否不会被AI技术代替呢?从过去演变的过程仔细观察,自动化及智能化的提高或许总有一天追不上芯片复杂度及规格拒绝的减少,IC设计产业总有一天都必须更加多具备更加高阶技能的工程师来已完成下一代更加简单的芯片。
本文来源:9博体育app下载-www.fgjwtmy.com
Copyright © 2002-2023 fgjwtmy.com. 9博体育app下载科技 版权所有 备案号:ICP备58793391号-2